摘 要
随着计数的进步，电子产品的更新换代速度可谓日新月异，传统的手工设计过程已经被先进的自动化设计工具（从CAD到EDA及ESDA：Electronic System Design Automation）所代替。因而熟悉并掌握这些现代设计工具，已成为电子信息设计人员所必备的一门技术。本设计侧重点是用硬件语言Verilog HDL 来实现数字秒表和FIR数字滤波器功能，偏重于软件设计，所以本文首先介绍了Verilog HDL 语言的发展和由来，它的基本结构，规定和其他优点，接着简单介绍了Verilog HDL 的应用平台MAX+PLUS II软件，然后通过软硬件结合的方法阐述了数字秒表和滤波器结构化的设计思想和大体的设计流程，之后，对可编程逻辑器件进行简单的说明，最后进入本设计的核心设计部分，用Verilog HDL 语言设计数字秒表和FIR滤波器电路，着重对有限长单位冲激响应数字秒表和（FIR）滤波器设计过程进行了详尽的介绍。

关键字
     Verilog HDL 语言；MAX+PLUS II 软件；有限长单位冲激响应数字秒表和(FIR)数字滤波器

                  Abstract
Along with the technical progress, the electronic products renewal speed it may be said changes with each new day, the traditional manual design process already is replaced by the advanced automated design tool (from CAD to EDA and ESDA: Electronic System Design Automation). Thus is familiar with and grasps these modern design tools, has become the electronic information to design a personnel necessary technology .This design emphasis point is realizes the FIR the digital stopwatch and the digital filter function with hardware language Verilog HDL, stresses to the software design, so this article first introduced the Verilog HDL language development and the origin, its basic structure, the stipulation and its merit. And then that simple was introduce Verilog HDL application platform MAX+PLUS II software. Then the method which unifies through the software and hardware elaborated the digital stopwatch and the filter structure design thought and the roughly design flow. After carries on the simple explanation to the programmable logical component. Finally enters this design the core design part, designs the digital stopwatch and the FIR filter circuit Verilog the HDL language, Emphasize desgn point that has carried on the exhaustive introduce the digital stopwatch and the FIR digital filter design process.
                      Keyword
Verilog HDL language; MAX+PLUS II software; the Digital Stopwatch and FIR (Finite Impulse Response) Digital Filter Design

目 录
摘 要 i
Abstract ii

第一章  概述 1
第一节  Verilog HDL语言简介（introduction to Verilog HDL） 1
第二节 Verilog HDL 程序基本结构 1
第三节 Verilog HDL 语言的规定 2
第四节 Verilog HDL 语言的一些主要特点 2
第二章 数字系统的结构化设计思想和高层次综合 4
第一节 结构化的设计思想 4
第二节 高层次综合 5
第三节 数字系统设计的流程 6
第三章 MAX+PLUS II 汇编环境 8
第一节 MAX+PLUS II 简介 8
第二节 MAX+PLUS II 软件的Verilog HDL 的设计 9
第四章 可编程逻辑器件（PLD） 11
第一节 PLD就是可编程的ASIC即专用集成电路。 11
第二节PLD的结构原理 11
第五章 用Verilog HDL 语言设计电路 12
第一节 设计数字秒表（源程序代码列于附录一） 12
第二节 设计FIR滤波器（源程序代码列于附录二） 14
第三节 仿真举例 15
结 论 17
致 谢 18
参考文献 19
附录一 20
附录二 22
 
用硬件描述语言设计数字秒表和FIR滤波器
随着技术的进步，电子产品的更新换代速度可谓日新月异。电子设计自动化（EDA）工程是电子产品开发研制的动力源和加速器，也是现代电子设计的核心。EDA工程的理论基础是自动化理论，软件工程，编译原理，电路理论，微电子学，半导体工艺学等科学。它的知识利息结构为：现代电子设计理论，硬件描述语言，EDA设计方法，EDA工具开发及应用，可编程器件原理，结构及应用和EDA工程应用及实践。微电子技术发展的目标是不断提高继承系统的性能及性能价格比，因此便要求提高芯片的集成度，要求将完整的电子系统或子系统集成在单个芯片内。技术的发展使得集成电路的制造能力不断提高，工业的发展需要规模越来越大，性能越来越好的集成电路。因此，EDA技术就成为电子工程设计的重要手段。利用计算机进行辅助设计的优点：一是验证电路方案设计的正确性。二是电路特性的优化设计。三是实现电路特性的模拟测试。这种技术可以方便的实现电路结构及性能的优化设计，并提供相当完整而详细的数据资料。较之传统的电路设计方法，要优越的多，经济的多。另外，采用结构化的设计思想越来越得到人们的重视。数字系统可结构化地划分为从顶向下的不同层次，对于每个人设计层次构造的系统模型，向上可以作为更大系统的子系统，使得更大系统的设计进程独立于本层次的设计过程：向下可以作为子系统的设计规范，使得各个子系统的设计过程相互独立；采用结构话的设计，数字集成系统的设计就可以重复使用不同层次的IP（intellectual property）芯核，完整的少数子集成系统的设计就不在局限在单一的设计部门；采用结构化的设计技术，可以有效地提高设计方案的可重复行，从而提高人们的设计能力。